# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-042746

=> Same a7 01-042746

(43) Date of publication of application: 15.02.1989

(51)Int.Cl.

G06F 11/30

(21)Application number : **62-200303** 

(71)Applicant: NIPPON DENSO CO LTD

(22)Date of filing:

10.08.1987

(72)Inventor: INA HIROYUKI

**KOBAYASHI AKIO** 

NAKAMURA AKIMASA TAKASHIMA HIROYUKI

HONDA MASAKAZU


**IWASAKA TOSHIYUKI** 

# (54) RESET DEVICE FOR DIGITAL COMPUTER

## (57)Abstract:

PURPOSE: To lower the minimum operating voltage of a digital computer and to prevent a malfunction at the time of a power source lowering by preventing the digital computer from being continued to be reset as long as a watch dog pulse is inverted even when the power source voltage is lowered.

CONSTITUTION: A reset circuit part is composed of a watch dog timer circuit 1, a power source voltage comparator circuit 2 and a reset control circuit 3. When the power source voltage is larger than a comparing voltage and the watch dog pulse from a digital computer 10 is not inverted, a reset pulse is added from the watch dog timer means 1 to the digital computer 10 with being repeated. From a time that the power source voltage is lower than the comparing voltage and the match dog pulse from the digital computer 10 is not inverted and until the power source voltage is



larger than the comparing voltage, the reset is continued to be loaded to the digital computer. Thus, the digital computer is effectively operated even to the low power source voltage and the malfunction at the time of the power source voltage lowering can be prevented.

## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## ⑩ 公 開 特 許 公 報 (A) 昭64-42746

@Int\_Cl\_4

識別記号

庁内整理番号

母公開 昭和64年(1989)2月15日

G 06 F 11/30

3 1 0

B - 7343 - 5B

審査請求 未請求 発明の数 1 (全6頁)

図発明の名称

デジタルコンピユーターのリセツト装置

②特 願. 昭62-200303

隆

**20出 願 昭62(1987)8月10日** 

ぴ発	明	者	伊	奈	博	之	爱知県刈谷市昭和町1丁目1番地 日本電装株式会社内
⑫発	眀	者	小	林	昭	雄	愛知県刈谷市昭和町1丁目1番地 日本電装株式会社内
②発	明	者	中	村	彰	正	爱知県刈谷市昭和町1丁目1番地 日本電装株式会社内
②発	明	者	高	嶋	博	之	爱知県刈谷市昭和町1丁目1番地 日本電装株式会社内
⑦発	明	者	本	Ħ	雅	_	愛知県刈谷市昭和町1丁目1番地 日本軍装株式会社内
⑫発	眀	者	岩	坂	利.	幸	愛知県刈谷市昭和町1丁目1番地 日本電装株式会社内
砂出	頣	人	日 2	本電響	長株 式 会	社	爱知県刈谷市昭和町1丁目1番地

#### 明細糖

### 1. 発明の名称

砂代 理 人 弁理士 岡 部

デジタルコンピューターのリセット装置

#### 2. 特許請求の範囲

デジタルコンピューターから一定期間内にウォッチドッグパルスが出力されないことを検出し、 デジタルコンピューターに対してリセットをかけ るためのウォッチドッグタイマ手段と、

電源電圧と所定の比較電圧とを比較する電源電 圧比較手段と、

電源電圧が前記比較電圧以上で前記デジタルコンピューターからのウォッチドッグパルスが反転しない時に前記デジタルコンピューターに対して前記ウォッチドッグタイマ手段よりリセットパルスを繰り返し加え、前記電源電圧が前記比較電圧以下で、かつ前記デジタルコンピューターからのウォッチドッグパルスが反転しない時から前記デジタルコンピューターに対してリセットをかけ続

け、前記電源電圧が前記比較電圧以上になるまで リセットを解除しないリセット制御手段とを備え るデジタルコンピューターのリセット装置。

## 3. 発明の詳細な説明

## (産業上の利用分野)

本発明は主に自動車に搭載されるデジタルコン ピューターのリセット装置に関する。

#### 〔従来の技術〕

従来、電源電圧低下等の理由により、デジタルコンピューターであるマイクロコンピューターの動作に異常が生じて、マイクロコンピューターより出力されるウォッチドッグパルスが一定時間反転しない場合に、マイクロコンピューターに対してリセットを一定周期で繰り返してかけることが一般的に行われている。

また従来、電源電圧が所定値以下になると、ウ ォッチドッグパルスが反転していても、マイクロ コンピューターにリセットをかけ続けて、電源電圧低下時のマイクロコンピューターの誤動作を防止するものがある(例えば、特開昭60-81445号公報)。

#### (発明が解決しようとする問題点)

ところが、上述した従来のものでは、電源電圧が低いときには、ウォッチドッグパルスの発生の有無に関係なく、マイクロコンピューターが必ずリセットされ続けているので、マイクロコンピューターの最低作動電圧が高くなってしまうという問題がある。

そこで本発明は、デジタルコンピューターを低い電源電圧まで有効に動作させ、かつ不潤の制御を防止することを目的とする。

#### (問題を解決するための手段)

そのため本発明は、デジタルコンピューターから一定期間内にウォッチドッグパルスが出力されないことを検出し、デジタルコンピューターに対

反転しない時にウォッチドッグタイマ手段よりデジタルコンピューターに対してリセットパルスを繰り返して加え、かつ電源電圧が比較電圧以下でデジタルコンピューターからのウォッチドッグパルスが反転しない時から電源電圧が比較電圧以上になるまで、デジタルコンピューターに対してリセットをかけ続ける。

### (実施例)

以下本発明を図に示す実施例について説明する。 第1図は、本発明を具体化するための一実施例で ある。リセット回路部分は、ウォッチドッグタイ マ回路1と電源電圧比較回路2とリセット制御回 路3とから構成される。

ウォッチドッグタイマ回路 1 は公知のリセット 方法を具体化する回路である。デジタルコンピュータをなすマイクロコンピューター 1 0 の第 2 図 (C)で示すウォッチドッグパルス信号は、微分回路 を構成するコンデンサ 1 2 a , レジスタ 1 2 b を 通して、トランジスタ 1 6 に接続されている。ト してリセットをかけるためのウォッチドッグタイマ手段と、

電源電圧と所定の比較電圧とを比較する電源電圧比較手段と、

電源電圧が前記比較電圧以上で前記デジタルコンピューターからのウォッチドッグパルスが対していい時に前記デジタルコンピューターに対していりまっチドッグタイマ手段よりり記したいでは、かつ前記デジタルコンピューターに対していたなるのでがで、かったを解除しないりセットをではでいまったがいまりにないりというが記しないけまするものである。

#### (作用)

これにより、電源電圧が比較電圧以上でデジタ ルコンピューターからのウォッチドッグパルスが

ランジスタ16は、ウォッチドッグパルス信号の 立ち下がり時に一定時間ONするウォッチドッグ パルス反転検出トランジスタである。トランジス タ16のコレクタはトランジスタ27のベースに 接続される。コンデンサ22は、充電用トランジ スタ27と放電用電流源23とコンパレーター2 6の+入力側に接続されている。コンパレーター 26の一入力側には、比較電圧決定用のレジスタ 2 4 a , 2 4 b が接続される。レジスタ 3 0 , 3 1. 32、トランジスタ33、電流源34により 構成される回路は、リセットパルスを繰り返し発 生させるための充電回路である。レジスタ40、 41、43、トランジスタ42により構成される 回路は、発振動作を行わせるためのヒステリシス 回路である。コンパレーター26の出力は、トラ ンジスタ52に接続され、マイクロコンピュータ 10を、第2図個に示すりセット反転信号の低レ ベル時にリセットすることができる。

次に本発明の主要部を具体化する電源電圧比較 回路 2 とりセット制御回路 3 の構成について泳べ

る。コンパレーター90は電源電圧を比較するも のであり、その+入力は基準電圧額と分割抵抗9 1 a、 9 1 b、ヒステリシス抵抗9 3 により決定 される比較電圧(第2図(6))となる。基準電圧源 は、低電源電圧時においても十分安定な電圧を供 給する。コンパレーター90の一人力は、電源電 圧(車載バッテリの電圧)と分割抵抗92a、9 2 bで決定される電圧となる。コンパレーター9 0の出力は、トランジスタ82に接続され、トラ ンジスタ33をOFFできる様になっており、ま た論理積回路70の入力の一方に接続される。論 理積回路70の他方の入力はコンパレーター26 の出力に接続され、リセット状態かつ低電源電圧 状態を検出し、トランジスタ73をONできる様 に接続されている。また、トランジスタ73は、 トランジスタ27をOFFさせ、リセット状態を 継続させる。

次に、上記構成においてその作動を説明する。 まず公知のウォッチドッグタイマ回路1につい て説明する。マイクロコンピューター10は正常

決定される比較電位以上となる。これにより、ト ランジスタ 5 2 は 0 N し、マイクロコンピュータ -10に対してリセットをかける。この時トラン ジスタ33をONし、定電流源34はコンデンサ 22を徐々に充電する。これにより、コンパレー ター26の+入力電位は一定時間後にレジスタ2 4 a, 2 4 b. 4 3 により決定される比較電位以 下となり、トランジスタ52はOFFし、マイク ロコンピューター10に対するリセットを解除す る。このようにリセットを解除する目的はマイク ロコンピューター10の再正常動作を期待するた めである。このリセット解除によってもマイクロ コンピューター10が正常動作せず、ウォッチド ッグ信号が反転しない場合には、コンパレーター 26は、所定の周期で発振し、上記に述べてきた リセット、リセット解除を繰り返す。レジスタ4 0、41、43、トランジスタ42によって構成 される回路は、上記発振動作を行わせるためのヒ ステリシス回路である。

また、コンパレーター90、レジスタ91a.

いわゆる暴走等の原因により、ウオッチドッグパルスの反転が停止すると、トランジスタ16.27はOFF状態のままになり、コンデンサ22は、定電波源23によって徐々に放電され、所定の時間が経過すると、コンパレーター26の十入力電位はレジスタ24a,24b,43によって

91 b. 92 a. 92 b. 93によって構成される電源電圧比較回路2は、電源電圧と比較電圧との比較を行う回路である。電源電圧が比較電圧以上である場合、トランジスタ73、82はOFFしており、ウォッチドッグタイマ回路1は、先に述べたのと同じ動作を行う。

電源電圧が比較電圧以下であり、ウォッチドッグパルスが反転している場合にはトランジスタ 8 2 は O N するが、ウォッチドッグタイマ回路 1 は 先に述べたのと同じ動作を行う。

電源電圧が第1の比較電圧以下であり、ウォッチドッグパルスが反転を停止した場合には、まーター10に対してリセットをかけるが、同時にトランジスタ82もONしているためトランジスタ82もONしているためトランジスタ82もONしているためトランジスタ82もONしているためトランジスタ82がONかつ電源電圧が比較電子の状態では、論理積回路70が、トラングク73をONする。これにより、ウォッチドッグ

パルスが反転してもトランジスタ?7はONせず、 リセットは解除されない。ウォッチドッグパルス の反転によるリセットの解除は、トランジスタ7 3がOFFするまで、すなわち電源電圧が比較電 圧以上となるまで行われない。

従って本実施例によれば、低電源電圧時においても、ウェッチドッグパルスが反転しているットをマイクロコンピューター10に対してマイクロコンピューター10を作動させることができる。これは従来行われてきた、電源電圧が所定の低作動では、少よッチドッグパルスの有無に関クしたないのように比べて、であるに、ウェッチで表では、できるという特徴を持つ。

また、電源電圧低下時に、ウォッチドッグパル スの反転が停止した場合には、マイクロコンピュ

を低くすることができ、かつ電源電圧低下時のデジタルコンピューターの誤作動を確実に防止する ことができるという優れた効果がある。

## 4. 図面の簡単な説明

第1図は本発明装置の一実施例を示す電気回路 図、第2図は第1図図示装置の作動説明に供する 各部波形図、第3図は本発明装置の他の実施例を 示す電気回路図である。

1…ウォッチドッグタイマ回路、2…電源電圧 比較回路、3…リセット制御回路、10…デジタ ルコンピューターをなすマイクロコンピューター。

代理人弁理士 岡郎 隆


ーター10に対してリセットをかけた後、再度電 環電圧が比較電圧以上に上昇するまでリセットは 解除されないため、マイクロコンピューター10 の不測の制御を防止するという特徴を持つ。

前記実施例においては、アナログ素子を用いて 構成したが、第3図に示す様に、デジタル素子を 用いて構成してもよいのは勿論である。

この第3図において、ウォッチドッグタイマ回路1は、単安定発振回路11、クロックパルス発生回路20、Dタイプフリップフロップ21、22、リセットパルス発生回路30、論理和回路31、論理積回路50、71および反転回路51により構成される。また、リセット制御回路3は論理積反転回路70aにより構成される。

#### (発明の効果)

以上述べたように本発明においては、電源電圧 が低下してもウォッチドッグパルスが反転する限 りデジタルコンピューターがリセットされ続けな いため、デジタルコンピューターの最低作動電圧




1;ウォッケドックタイプ回路

2 . 包源 包压比较回路


3 ;リセット制御回路

10:マイクロコンピューター

第 1 图



第 2 図



第 3 図

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第3区分 【発行日】平成6年(1994)6月24日

【公開番号】特開平1-42746 【公開日】平成1年(1989)2月15日 【年通号数】公開特許公報1-428 【出願番号】特願昭62-200303 【国際特許分類第5版】 G06F 11/30 310 B 9290-5B

手統補正督

平成 5年9 月21日

特許長官 段

1 事件の表示 昭和62年特領第200303号

2 発明の名称 デジタルコンピューターのリセット装置

3 捕 正 を す る 者 事件との関係 特許出願人

> 愛知県刈谷市昭和町 L 丁目 L 番地(426)日本電装株式会社 代表者 石丸典生

4 代 理 入

〒448 愛知県刈谷市昭和町1丁目1香地 日本電装株式会社内 (7477) 弁理士 岡部 隆 (版<0566>25-5983)

5 補 正 の 対 象 明細書の特許訴求の範囲の棚

6 掃 正 の 内 容 別紙の通り。

## 2. 特許請求の範囲

⑪デジタルコンピューターから一定期間内にウォッチドッグパルスが出力されないことを検出し、デジタルコンピューターに対してリセットをかけるためのウォッチドッグタイマ手段と、

電源電圧と所定の比較電圧とを比較する電源電 圧比較手段と、

電源電圧が前記比較電圧以上で前記デジタルコンピューターからのウォッチドッグパルスが反に対対しない時に前記デジタルコンピューターに対対トを認定圧が前記デジタルコンピューターの記ではいたない。 対対の大、前記で源電圧が前記にないないのである。 対対が、かつ前記デジタルコンピューターの記憶ではいる。 対対が、かつがにないないである。 対対が、ないりといいではいいましたがいいましたができません。 対対が、ないいないに対したないができません。 は、ないりといいないはないできません。 は、ないりといいないのできまでできまる。

(2)前記リセット創御手段は、電源電圧が前記比較電圧以上で前記デジタルコンピューターからの

特許/

ウォッチドッグパルスが反転しない時に削記デジタルコンピューターに対して前記ウォッチドッグタイマ手段よりリセットパルスを繰り返し加え、前記電源電圧が第1の比較電圧以下で、かつ前記デジタルコンピューターからのウォッチドッグパルスが反転しない時から前記デジタルコンピューターに対してリセットをかけ続け、前記電源電圧が第2の比較電圧以上になるまでリセットを解除しないことを特徴とする特許請求の範囲第1項に記載のコンピュータのリセット装置。

2